Ces bits peuvent être testés dans le programme utilisateur afin de détecter tout événement de fonctionnement devant entraîner une procédure particulière de traitement. Certains d'entre eux doivent être remis dans leur état initial ou normal par programme. Cependant, les bits système qui sont remis dans leur état initial ou normal par le système ne doivent pas l'être par programme ou par le terminal.
| Bits | Fonction | Désignation système |
| %S0 | Démarrage à froid. |
Normalement à l'état 0, est mis à l'état
1 par : reprise secteur avec perte des données (défaut
batterie), programme utilisateur, terminal, changement de cartouche,
appui sur le bouton de RESET. Ce bit est mis à 1 durant le premier cycle complet. Il est remis à 0 avant le cycle suivant. Fonctionnement: voir intercalaire A, chapitre 1.4. |
| %S1 | Reprise à chaud. | Normalement à l'état 0, est mis à l'état
1 par : reprise secteur avec sauvegarde des données, . programme utilisateur, . terminal. Il est remis à ° par le système à la fin du premier cycle complet et avant la mise à jour des sorties. Fonctionnement: voir intercalaire A, chapitre 1.4. |
| %S4 | 10ms | Base de temps Bits dont le changement d'état est cadencé par une horloge interne. |
| %S5 | 100ms | Base de temps |
| %S6 | 1s | Base de temps |
| %S7 | 1min | Base de temps |
| %S8 | Test du câblage | Normalement à l'état 1, ce bit est utilisé
pour le test du câblage, lorsque l'automate TSX 37 est dans l'état
"non configuré" . état 1 : les sorties sont forcées à 0, . état o: les sorties peuvent être modifiées par un terminal de réglage. |
| %S9 | Mise en position de repli des sorties sur tous les bus | Normalement à l'état 0. Peut être mis
à l'état 1 par programme ou par le terminal: . état 1 : provoque le forçage en position de repli des sorties de l'automate (bus X, FIPIO, AS-i...), . état o: les sorties sont mises à jour normalement. |
|
%S10 |
Défaut E/S | Normalement à l'état1. Est mis à l'état O quand un défaut d'E/S d'un module en rack ou d'un module déporté (FIPIO) (configuration non conforme, défaut d'échange, défaut matériel) est détecté. Le bit %S 10 est remis à 1 dès la disparition du défaut. |